Proyectos finales (grado)

Permanent URI for this collection

http://ri.itba.edu.ar/handle/123456789/11

Browse

Browsing Proyectos finales (grado) by Author "Angélico Engelhardt, Mathias"

Now showing 1 - 1 of 1
  • No Thumbnail Available
    proyecto final de grado.listelement.badge
    Diseño e implementación de un neuroprocesador
    (2014) Angélico Engelhardt, Mathias; Cassano, Lucas César Eduardo; Lerendegui, Norberto Marcelo
    "En las últimas décadas el desarrollo de la teoría e implementación de sistemas de control no-lineal ha sido vertiginoso. Una de las técnicas que se ha promovido es la de control neuronal. Se denomina control neuronal a cualquier topología de control que incluya redes neuronales. Si bien estas estrategias son efectivas para situaciones donde se tiene un pobre conocimiento de la planta y/o la planta es tiempo variante, el uso de redes neuronales demanda una gran cantidad de cálculos. Las implementaciones en software, que usualmente son secuenciales, no logran aprovechar el paralelismo inherente que poseen las redes. Como alternativa, algunos investigadores recurren a implementaciones en hardware para una aplicación de control específica, lo que resulta caro y requiere demasiado tiempo de desarrollo. En el presente informe se detalla el desarrollo de un novedoso co-procesador para implementar redes neuronales, que si bien puede ser utilizado en otras áreas, se ha diseñado y optimizado para aplicaciones de control e identificación de modelos. El dispositivo desarrollado pretende ser una herramienta versátil, económica y de fácil uso para el ingeniero, explotando el paralelismo de las redes neuronales. Su estructura configurable permite implementar dos red es de topología RBF (Radial Basis Function) con funciones gaussianas, un máximo de 128 neuronas ocultas, 16 entradas y una salida en punto flotante de 32 bits, donde todos los parámetros pueden ser actualizados on-line. El dispositivo permite modificar la estructura de la red y acceder a la memoria interna para obtener los pesos, centros y desvíos en cada paso del algoritmo. Para validar el diseño se utilizó una FPGA Cyclone IVE de Altera. En el caso extremo, implementando dos redes de máximo tamaño y actualizando todos sus parámetros, el procesador puede operar a una frecuencia de hasta 3,66 kHz, desarrollando 51,32 MCPS y 24,36 MCUPS (C[U]PS: Con nection [Updates] PerSecond), lo que permite controlar plantas rápidas."